中国研究チームが原子数層マイクロプロセッサWUJI開発 RISC-V採用 - NewsTomo

中国の研究チームが、原子数層という超薄型の二次元半導体を用いたマイクロプロセッサを開発しました。シリコンチップが微細化の限界に近づく中で、次世代半導体の姿を示す国際ニュースです。

このチップはWUJIと名付けられた32ビットのRISC-Vプロセッサで、二次元半導体を基盤に設計されています。論文は今週、英科学誌Natureに掲載され、復旦大学のZhou Peng氏が研究を紹介しています。

シリコンの限界と二次元半導体という新しい選択肢

これまで半導体の進歩は、シリコンチップの配線やトランジスタをどこまで小さくできるか、という微細化競争に支えられてきました。しかし、シリコン材料で物理的な限界が見え始めていると言われる中、原子数層レベルまで薄い二次元半導体が新たな有力候補として注目されています。

今回のWUJIプロセッサは、その二次元半導体を使いながらも、従来のシリコン集積回路で培われた設計手法や製造プロセスの発展と整合する形で作られたとされています。単なる実験的な素子ではなく、「ロジック回路」として動作するプロセッサを実現した点が大きな意味を持ちます。

WUJIマイクロプロセッサの特徴

WUJIは、オープンで柔軟な設計が特徴のRISC-Vアーキテクチャを採用した32ビットプロセッサです。RISC-Vは、仕様が公開されているため、企業や研究機関が自由に拡張・カスタマイズしやすい設計思想を持っています。

研究チームによると、WUJIには次のような特徴があります。

トランジスタ数は約5,900個
25種類の論理ユニットから成る標準セルライブラリを完備
約42億個のデータに対する加算・減算演算を実行可能
最大で10億命令までのプログラムを動作させることができる構成

トランジスタ数だけを見れば、現在の量産CPUと比べて小規模に見えますが、ここで重要なのは「二次元半導体だけで、一般的な命令セットを備えたプロセッサが動いた」という点です。これは、ポストシリコン時代に向けた一つのマイルストーンと捉えることができます。

シリコン集積回路との整合性とプロセス最適化

研究チームは、二次元半導体によるロジック回路を、シリコン集積回路の進歩と歩調を合わせる形で設計したとしています。さらに、製造工程全体も最適化され、シリコンチップで培われたプロセスフローを意識しつつ、二次元材料の特性に合わせた工夫が施されました。

特に難しいとされてきたのが、ウエハー全体にわたって二次元回路を統合する「ウエハースケール集積」です。今回の研究では、このウエハースケールでの集積に伴う主要な課題に取り組み、プロセッサとして動作する試作チップを示すことで、二次元集積回路技術の可能性をアピールしています。

AIアルゴリズムが支える材料成長から集積まで

今回の成果を支えているもう一つの柱が、人工知能（AI）技術です。論文によれば、研究チームは材料成長から回路の集積プロセスに至るまで、さまざまな工程を精密に制御するために、独自のAIアルゴリズムを活用しました。

具体的には、二次元半導体の成長条件や加工条件を最適化し、ばらつきを抑えるためにAIを用いているとされます。人間の経験や試行錯誤だけに頼るのではなく、膨大なパラメーターの組み合わせから最適な条件を探索することで、安定したウエハースケール集積を可能にした形です。

半導体製造はもともと極めて複雑なプロセスですが、AIとの組み合わせによって、これまで難しかった新材料・新構造のチップ開発が加速する可能性があります。

ポストシリコン時代への一歩としての意味

研究者たちは、今回のWUJIプロセッサを通じて、標準的なシリコン技術を超えた二次元集積回路技術の「広大な可能性」が示されたと評価しています。

期待されるポイントとしては、次のようなものが挙げられます。

原子数層の薄さを生かした、よりコンパクトで軽量な電子機器への応用
RISC-Vの柔軟性と組み合わせた、省電力でカスタマイズ性の高いプロセッサ設計
AIを活用した新しい半導体開発プロセスのモデルケース

今回の成果はあくまで試作レベルであり、大規模な量産や実用化にはまだ多くのハードルがあると考えられます。それでも、シリコンの先にある選択肢として、二次元半導体とRISC-V、そしてAIを組み合わせたアプローチが具体的な形を取り始めたことは、2025年の半導体研究動向を語る上で見逃せないトピックと言えます。

今後、WUJIのようなプロトタイプがどこまで性能や信頼性を高められるのか、そして産業界がこうした技術をどのように取り込んでいくのかが、ポストシリコン時代の重要な焦点になっていきそうです。