7nmで最先端性能を？ファーウェイが提唱する新設計手法「ヘの法則」とは - NewsTomo

「最新の微細化こそが正義」という半導体業界の常識に、ファーウェイ（Huawei）が新たな視点を提示しました。コストが急増し続ける最先端プロセスを追いかけるのではなく、あえて成熟した技術を用いて高いパフォーマンスを実現するという戦略です。

微細化の限界と「ヘの法則（Tau Scaling Law）」

ファーウェイの輪席会長である徐直軍（Xu Zhijun）氏は、最近のインタビューにおいて、成熟した7ナノメートル（nm）クラスのプロセス技術を用いても、同社が開発した設計手法「ヘの法則（He's Law）」、別名「τ（タウ）スケーリング則」を採用することで、最先端の性能を達成できると述べました。

この手法は、数十年間にわたり半導体業界の指針となってきた「ムーアの法則（約2年でトランジスタ密度が倍増するという経験則）」を置き換えるものではありません。むしろ、以下の点に重点を置いたアプローチです。

トランジスタの単純な小型化だけに頼らない
デバイス、回路、チップ、そしてシステム全体のレベルで「時定数（τ）」を削減することに注力する

徐氏は、「ヘの法則に生命力があるならば、説得せずとも自然に普及するだろう」と語り、同社がすでに検証済みの現実的なパスであることを強調しています。

「積み重ねる」のではなく「折り畳む」という新発想

この手法の最も特徴的な要素が、「ロジック・フォールディング（論理折り畳み）」と呼ばれる技術です。これは、シリコンウェハーから切り出される個々のチップ（ダイ）を、最初から一つの統合ユニットとして設計し、クリティカルパス（処理上の最重要経路）の最適化を行うものです。

徐氏は、この技術と従来の「3Dスタッキング（3次元積層）」の違いを、分かりやすい例えで説明しています。

スタッキング（積層）： 2枚の別々の紙を上に重ねること
フォールディング（折り畳み）： 1枚の紙を折り畳むこと

このように、単に上に積み上げるのではなく、構造的に最適化して「折り畳む」ことで、効率的に性能を引き出すことが可能になります。

コスト競争力と実用化へのロードマップ

今回の戦略の核心にあるのは「経済性」です。最先端の製造プロセス（ノード）を追求すればするほど、製造コストは天文学的に上昇し、持続可能性が低くなります。そこで、コストを抑えられる成熟したプロセス（7nmなど）で高度な設計を組み合わせることで、コストパフォーマンスを劇的に向上させる狙いがあります。

今後の展開として、以下のスケジュールが明らかになっています。

2026年内： ファーウェイのハイシリコン（HiSilicon）部門が、ロジック・フォールディングを適用した初のモバイルプロセッサ「Kirin 2026」を商用展開し、この技術を実証する。
2031年まで： この設計手法により、1.4nmクラスのトランジスタ密度に相当する性能を実現することを目指す。

技術的な限界を突破するために、「作り方」ではなく「設計の考え方」を変える。このアプローチが、今後のチップ開発のあり方にどのような影響を与えるのか注目が集まります。